臺積電稱得上是目前晶圓代工行業(yè)中的領(lǐng)頭羊，其代工的芯片也占據(jù)了絕大部分的先進(jìn)制程市場份額，而今天臺積電公布了未來3年的制程路線圖，稱將會在今年量產(chǎn)3nm制程架構(gòu)，此外3nm將會擁有三個版本，至于2nm工藝則在2025年正式量產(chǎn)。
據(jù)臺積電的說法，今年臺積電將會擁有三種全新的工藝，包括N6RF、N4P以及N3工藝，其中N3工藝就是3nm制程，相比較5nm制程在效率以及性能上均有比較大的提升，而且3nm制程工藝將會有三個不同的版本，包括面向旗艦處理器打造的擁有最高性能的工藝，面向主流市場的高能耗比工藝以及擁有最低功耗的3nm工藝，這三種3nm工藝將會應(yīng)用在不同的晶圓上，預(yù)計代工費(fèi)用有比較大的區(qū)別。
而在3nm制程之后，就是大家熟悉的2nm制程，相比較3nm制程，2nm制程能夠擁有10-15%的性能提升，并且功耗將會降低23-30%，晶體管密度倒是提升幅度不是很大，大約在10%左右，并且相比較現(xiàn)在的FinFET，臺積電2nm將會采用全新的晶體管，納米片晶體管，從而滿足2nm制程下的工藝需求。當(dāng)然距離臺積電所稱的2nm工藝量產(chǎn)還有三年的時間，其中的變數(shù)還很大，到時候究竟發(fā)展到什么程度還很難說。
鄭重聲明：本文內(nèi)容及圖片均整理自互聯(lián)網(wǎng)，不代表本站立場，版權(quán)歸原作者所有，如有侵權(quán)請聯(lián)系管理員(admin#wlmqw.com)刪除。
